高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
DSP采样MCBSP控制的AD/DA转换器，工作，将数据送到GSM进行压缩出来后发HPI总线传给CPU
上传时间： 2014-01-11
上传用户：zhangzhenyu
内含丰富的单片机AD.DA转换器、PWM脉宽调制、数码管显示的程序，可读性强。
上传时间： 2013-12-17
上传用户：czl10052678
AD9224模数转换器的最高采样频率为40MHz数据精度为12位.内部采用闪烁式AD及多级流水线式结构,因而不失码,使用方便、准确度高.文章介绍了高速模数转换器AD9224的性能、结构及几种典型应用电
上传时间： 2013-06-19
上传用户：924484786
AD、DA转换器接口技术与实用线路
上传时间： 2022-03-28
上传用户：
简介采用模数转换器(ADC)的现代电子系统要求更低功耗和更高性能。本文描述了采用线性电源和开关电源之间的差异，并论证了将高效DC-DC转换器和高性能模数转换器组合使用，可以显著降低系统功耗，同时不降低模数转换器的性能。
上传时间： 2013-10-27
上传用户：哈哈hah
基于MSP430单片机TimerB的数字->模拟信号转换的设计.利用MSP430定时器B产生PWM,然后再通过RC滤波,得到直流或交流电压信号.此方法成本低廉,可靠性高,易于使用.
上传时间： 2013-11-26
上传用户：lanjisu111
14位高精度高速AD转换器AD9244 14位高精度高速AD转换器AD924414位高精度高速AD转换器AD92
上传时间： 2016-06-15
上传用户：曹云鹏
计算输入公式 字符转换器 例如（A+B）*c的值等
上传时间： 2014-01-11
上传用户：515414293
